1.多电源域的ESD防护设计时，建议每个电源地域都有各自的power clamp cell，不同的地之间要加入类似back-to-back diode的bi-direction cell。有空间的话，在不同电源之间也可以加入适当的discharge path。

另外，对于多电源的芯片，电源域转换的interface device容易受到ESD损伤。

针对gate oxide的损伤，可在ESD敏感器件就近加GGNMOS和GVPMOS；对于junction burnout，就要找出潜在的放电通路，通过调整版图间距或者加guard-ring。

2.芯片的电源和GND之间都存在clamp电路，当芯片受到ESD能量攻击时用来安全的泄放这些ESD能量。

一般来讲电源和地之间的clamp电路有很多种，常用的有三种：第一种是grounded-gated NMOS，第二种是gate-coupled NMOS，还有就是ESD detection + NMOS。

第一种存在严重的不均匀开启，不能充分发挥NMOS的泄放能力；

第二种有效的改善了第一种不均匀开启的现象，性能得到大大提高；

第一种和第二种都是利用NMOS寄生的BJT开启来泄放ESD能量，版图需要满足ESD layout rule；

第三种是利用NMOS的正常开启来泄放ESD能量，该电路可仿真，且该NMOS版图不需要满足ESD layout rule。

对于90nm以下的器件，第一种和第二种均已不起作用，第三种可以。

泄放ESD能量的原理有两种，一种是使用Gate-grounded NMOS的寄生BJT开启泄放ESD，寄生BJT体积大，散热性好。这种结构的NMOS不用做的太大，但要满足ESD rule。另一种利用的是器件的正常开启泄放ESD能量，电流走反型层沟道，这种结构的NMOS不需要满足ESD rule，但是total width要足够大，达到能通过几个A的电流能力，如果total width不够大，那么热量聚集到狭窄的反型层，很容易把器件烧毁。把电阻short掉后，该电路和Gate-grounded NMOS没有差异